

**LE28F4001AM, ATS, ARS-15** — CMOS LSI **4M (524288ワード×8ビット)フラッシュメモリ**

**■ 規定規格**

**概要**


LE28F4001AM, ATS, ARSは、524288ワード×8ビット構成のオンボード書換え可能な、5V単一電源動作によるフラッシュメモリである。周辺CMOS回路の採用により、高速、低消費電力の使いよさを実現している。また、セクター(256バイト)消去機能により、高速なデータ書換えが可能である。

**特長**


- ・ 高信頼性2層ポリシリコンCMOSフラッシュEEPROMプロセスを使用している。
- ・ 5V単一電源によるリード/ライト動作が可能である。
- ・ 高速アクセス時間 : 150ns
- ・ 低消費電力
  - 動作電流(リード) : 25mA (max)
  - スタンバイ電流 : 20μA (max)
- ・ 高信頼性リード/ライト
  - セクターライト回数 : 10<sup>4</sup>回
  - データ保持期間 : 10年
- ・ アドレス/データラッチ
- ・ セクター消去機能 : 256バイト/セクター
- ・ セルフタイム消去/プログラム
- ・ バイトプログラム時間 : 35μs (max)
- ・ ライト終了検知機能 : トグルビット/Data ホーリング
- ・ ハードウェアおよびソフトウェアによるデータ保護機能
- ・ JEDEC Byte-Wide EEPROM Standardに準拠したピン配置である。
- ・ パッケージ

SOP32ピン (525mil)	プラスチックパッケージ	: LE28F4001AM
TSOP32ピン (8×14mm)	プラスチックパッケージ ノーマル	: LE28F4001ATS
TSOP32ピン (8×14mm)	プラスチックパッケージ リバース	: LE28F4001ARS

外形図 3206  
(unit: mm)



外形図 3228  
(unit: mm)




SANYO: SOP32

SANYO: TSOP32D  
(タイプ-1)


この製品は米国SST社 (Silicon Storage Technology, Inc.)のライセンスを受け三洋電機株式会社で製造、販売するものです。

# LE28F4001AM, ATS, ARS-15

ブロック図



ピン配置図



LE28F4001AM, ATS, ARS-15

端子説明

ピン名	タイプ	機能説明
A18~A0	アドレス入力	メモリにアドレスを供給する。 ライトサイクルではアドレスは内部にラッチされる。
DQ7~DQ0	データ入力/出力	リードサイクルではデータを出しライトサイクルではデータを入力する。 ライトサイクルではデータは内部でラッチされる。 OEまたはCEが「H」レベルのとき出力は、高インピーダンス状態である。
CE	チップイネーブル	CEが「L」レベルの時デバイスをアクティブにする。 CEが「H」レベルの時デバイスを非選択にシスタンバイ状態となる。
OE	アウトプットイネーブル	データ出力バッファをアクティブにする。 OEは低アクティブである。
WE	ライトイネーブル	ライト動作をアクティブにする。 WEは低アクティブである。
V <sub>CC</sub>	電源	5V±10%を供給する。
V <sub>SS</sub>	接地	
N.C.	ノーコネクション	内部チップと接続されていない。

機能論理

モード	CE	OE	WE	A18~A0	DQ7~DQ0
リード	V <sub>IL</sub>	V <sub>IL</sub>	V <sub>IH</sub>	A <sub>IN</sub>	D <sub>OUT</sub>
ライト	V <sub>IL</sub>	V <sub>IH</sub>	V <sub>IE</sub>	A <sub>IN</sub>	D <sub>IN</sub>
スタンバイ/ライトインヒビット	V <sub>IH</sub>	X	X	X	High-Z
ライトインヒビット	X	V <sub>IL</sub>	X	X	High-Z/D <sub>OUT</sub>
	X	X	V <sub>IH</sub>	X	High-Z/D <sub>OUT</sub>
製品識別	V <sub>IL</sub>	V <sub>IL</sub>	V <sub>IH</sub>	A18~A10=V <sub>IL</sub> , A8~A1=V <sub>IL</sub> , A9=12V, A0=V <sub>IL</sub> .	製造者コード (BF)
				A18~A10=V <sub>IL</sub> , A8~A1=V <sub>IL</sub> , A9=12V, A0=V <sub>IH</sub> .	デバイスコード (04)

コマンド設定

コマンド	要求 サイクル	セットアップコマンドサイクル			実行コマンドサイクル			SDP
		動作	アドレス	データ	動作	アドレス	データ	
セクター消去	2	ライト	X	20	ライト	セクター アドレス	D0	N
バイトプログラム	2	ライト	X	10	ライト	プログラム アドレス	プログラム データ	N
リセット	1	ライト	X	FF				Y
ソフトウェア製品識別	3	ライト	X	90	リード	(7)	(7)	Y
ソフトウェアデータ アンプロテクト	7	図9参照						
ソフトウェアデータ プロテクト	7	図10参照						

コマンド設定の説明

- X = 「H」または「L」
- セクターアドレス = A18~A8, セクターサイズは256バイト, セクター消去動作時はA7~A0=X
- プログラムアドレス = A18~A0
- データは16進表記
- SDPは7バイトのリードサイクルシーケンスを使用するソフトウェアデータプロテクトを意味する。  
Y=ソフトウェアデータプロテクトが有効な時でも実行可能  
N=ソフトウェアデータプロテクトが有効な時は実行不可能
- 図9 および 図10に7バイトリードサイクルシーケンスによるソフトウェアデータプロテクト動作を示す。
- アドレスが0000の時は製造者コード (BF)を、0001の時はデバイスコード (04)を出力する。

## 製品概要

LE28F4001AM, ATS, ARSは524288ワード×8ビット構成のセクター消去およびバイトプログラム可能なフラッシュメモリである。5V単一電源での消去およびプログラムが可能であり、JEDEC標準のバイトワイドメモリのピン配置に準拠し、工業標準のEPROM, フラッシュEPROM およびEEPROMとピンコンパチブルである。

LE28F4001AM, ATS, ARSのバイトプログラム時間は最大で35 $\mu$ s, セクター消去時間は最大で4msである。プログラムと消去は共にライトサイクルの終了を示すためのトグルビットやDataポーリング機能を用いて最適化できる。不用意な書き込みに対するデータ保護のために、ハードウェアおよびソフトウェアのデータ保護方式を持つ。LE28F4001AM, ATS, ARSはセクター単位での書換えを10<sup>4</sup>回保証する。データ保持期間は10年以上である。

2ページにLE28F4001AM, ATS, ARSの機能ブロック図とTSOP32ピン および SOP32ピンのパッケージのピン配置を示す。端子説明およびコマンド設定を3ページに示す。

## デバイス動作

コマンドはデバイスのメモリ動作機能を実現するために用いられる。コマンドは、マイクロプロセッサの標準的なライトタイミングによってコマンドレジスタに書込まれる。コマンドは $\overline{CE}$ を「L」レベルに保持している間の $\overline{WE}$ の「L」レベルによりライトされる。アドレスは $\overline{WE}$ ,  $\overline{CE}$ の立下りのいずれか遅い方でラッチされる。データは $\overline{WE}$ ,  $\overline{CE}$ の立上りのいずれか早い方でラッチされる。しかしながら、ソフトウェアライトプロテクトシーケンスの間はアドレスは $\overline{OE}$ ,  $\overline{CE}$ 立上りのいずれか早い方でラッチされる。

## コマンド定義

3ページの「コマンド設定」はコマンドのリストと概要である。その機能の詳細な説明を次に示す。

LE28F4001AM, ATS, ARSのバイトプログラム または 消去の機能を実行するためには、その前にソフトウェアデータアンプロテクトをしなければならない。

## 1. セクター消去動作

セクター消去動作は、セットアップコマンドと実行コマンドから構成される。セットアップコマンドは、デバイスをセクター内の全バイトに電気的な消去ができる状態にするものである。1セクターは256バイトで構成される。ほとんどのアプリケーションでは、チップ全体ではなくセクター単位の消去が要求されるため、このセクター消去機能は、LE28F4001AM, ATS, ARSの自由度と、使いやすさを向上させている。セットアップコマンドは、コマンドレジスタに(20H)を書込むことにより実行される。

セクター消去動作を実行するには、コマンドレジスタへ実行コマンド(D0H)を書込まなければならない。セクター消去動作は $\overline{WE}$ パルスの立上りエッジで始まり、内部タイマ制御で自動的に終了する。図6にタイミング波形を示す。

セットアップとそれに続く実行による、この二段階のシーケンスは、アドレスで指定されたセクターのメモリの内容が偶発的に消去されないことを保証する。

## 2. セクター消去フローチャートの説明

256バイト以内のメモリ内容の消去は、図1に示すセクター消去フローチャートによって実現される。処理全体は、2つのコマンドの実行で構成されている。セクター消去動作は最大4msで終了する。リセットコマンドの実行により消去動作を終了させることができるが、消去動作を4msのタイムアウト時間よりも前に終了させた場合、そのセクターは完全に消去できていない恐れがある。消去コマンドは消去が完了するまで何度でも必要なだけ再実行することができる。LE28F4001AM, ATS, ARSでは過剰消去はおこらない。

## 3. バイトプログラム動作

バイトプログラム動作は、セットアップコマンド(10H)のライトにより開始される。

ひとたびプログラムのセットアップが行われると、実行コマンドは、次の $\overline{WE}$ パルスの遷移によって開始される。図7にタイミング波形を示す。アドレスは $\overline{WE}$ パルスの立下り時に、データは立上り時に各々内部にラッチされる。 $\overline{WE}$ の立上りは、プログラミング動作の始まりでもある。プログラミング動作は内部タイマの制御で自動的に終了する。プログラム特性と波形を図2および図7に示す。

前述のように、セットアップとそれに続く実行によるこの二段階のシーケンスは、メモリセルが偶発的にプログラムされないことを保証する。

## 4. バイトプログラミングフローチャートの説明

デバイスへのデータのプログラミングは図2に示すバイトプログラムフローチャートによって実現される。バイトプログラムコマンドは書き込みのためのバイトをセットアップする。アドレスバスは $\overline{WE}$  または  $\overline{CE}$ の立下りのいずれか遅い方でラッチされる。データバスは $\overline{WE}$  または  $\overline{CE}$ の立上りのいずれか早い方でラッチされ、プログラム動作が開始される。ライトの終了はDataポーリングもしくはトグルビットのどちらかを用いても検知することができる。

## 5. リセット動作

リセットコマンドは、消去またはプログラムコマンドのシーケンスを安全に終了するための手段である。消去またはプログラムのセットアップコマンドに引き続いて (FFH) を書込むと、動作は安全に中止される。メモリの内容は、変更されることはない。リセットコマンドの後、デバイスはリードモードになる。リセットコマンドではソフトウェアデータプロテクトを活性化できない。タイミング波形を図8に示す。

## 6. リード動作

リード動作は $\overline{CE}$ 、 $\overline{OE}$  そして  $\overline{WE}$  をリードモードにセットすることにより行われる。リードメモリのタイミング波形を図3、リードモード条件を“機能論理”に示す。ホストからのリードサイクルはメモリアレイのデータを検索する。デバイスはコマンドレジスタの内容が書換えられるまでリード状態のままである。

電源が投入されてからコマンドレジスタの内容が書換えられるまでデバイスはデフォルトでリードとなり、ライトプロテクト状態である。ライト動作 (消去およびプログラム) を実行するにはアンプロテクトを実行しなければならない。

リード動作は $\overline{CE}$ と $\overline{OE}$ によって制御され、リード機能を活性化するためには両方とも「L」レベルにしなければならない。 $\overline{CE}$ が「H」レベルの時、チップは非選択状態であり、スタンバイ電流のみが消費される。 $\overline{OE}$ は出力端子の制御を行う。 $\overline{CE}$ または $\overline{OE}$ のいずれかが「H」レベルであればデバイスの出力端子は高インピーダンス状態となる。

## 7. ソフトウェア製品識別動作

ソフトウェア製品識別動作は単一のコマンド (90H) より構成される。アドレス番地 (0000H) からのリード動作は、製造者コード (BFH) を出力する。アドレス番地 (0001H) からのリード動作は、デバイスコード (04H) を出力する。動作を終了するにはコマンドレジスタに他の有効なコマンドを書込めばよい。

## 不用意な書込みからのデータ保護

揮発性データを保護するために、LE28F4001AM, ATS, ARSはシステムの電源投入、遮断期間などに生じるデバイスの不用意な書込みを防げるハードウェアおよびソフトウェア的な機能を有している。

## 1. ハードウェアデータ保護

LE28F4001AM, ATS, ARSは不用意な書込みを防げるハードウェア機能が内蔵されている。

- ライトインヒビットモード:  $\overline{OE}$ が「L」レベル、 $\overline{CE}$ が「H」レベル、 $\overline{WE}$ が「H」レベルのいずれかであればライト動作は禁止される。
- ノイズ/グリッチ保護: 15ns以下の $\overline{WE}$ へのパルスではライト動作はしない。
- 設計的に電源投入時にデフォルトをリードモードにすることによりLE28F4001AM, ATS, ARSは不用意な消去、プログラムの可能性を最小にしている。

## 2. ソフトウェアデータ保護

前述のように、ソフトウェアによって、より一層不用意な書込みを防止できるように設計されている。セクター消去、プログラムを実行しようとした時、セクターまたはデバイスのセルに対する不用意な消去、プログラムを避けるために、ユーザは実行コマンドとそれに先立つセットアップコマンドの二段階のシーケンスを実行しなければならない。

LE28F4001AM, ATS, ARSは電源投入後はデフォルトでライトプロテクト状態になる。デバイスは7回の特定アドレスの連続的なリードでアンプロテクト状態になる。その一連のアドレスは1823H, 1820H, 1822H, 0418H, 041BH, 0419H, 041AHである。アドレスは $\overline{OE}$ または $\overline{CE}$ の立上りのいずれか早い方でラッチされる。同様に1823H, 1820H, 1822H, 0418H, 041BH, 0419H, 040AHの7回の連続的なリードでデバイスはプロテクト状態になる。図9と図10の7-read-cycle-sequenceのソフトウェアデータ保護波形を示す。入出力ピンはどのような状態にもなる (high, low または High-Z)。

### ライト動作終了の検知

デバイスの性能を最大限に引き出すためには、プログラムサイクルの終了を検知する必要がある。プログラムサイクルの終了は、Dataポーリングとトグルビットによって検知することが可能である。以下に、これら2種類の検知メカニズムについて説明する。

実際の不揮発メモリへのライトの完了はシステムとは非同期である。したがって、Dataポーリングおよびトグルビットによる読出しはいずれもライトサイクルの終了と同時にとなる恐れがある。このような場合、システムは誤った結果を得ることがある。すなわち、有効なデータがDQ7とDQ6のいずれか一方と矛盾しているように見える。疑似リジェクトを防止するために、誤った結果が生じた場合、ソフトウェアのルーチンはアクセスした場所に更に2回リードするためのループを含むようにすべきである。もし2回の読出しが共に有効なデータならば、その時デバイスはライトサイクルを終了している、それ以外の場合のリジェクトは正しい。

#### 1. Dataポーリング (DQ7)

LE28F4001AM, ATS, ARSはプログラムサイクルの終了を検知するDataポーリング機能を有している。プログラムサイクル中では、DQ7には最後にロードされたデータの逆データが読出される。プログラムサイクルが終了するとDQ0~DQ6と同じようにDQ7は最後にロードされたデータが読出される。図11にタイミングダイアグラムを示す。Dataポーリングを正しく機能させるためには、プログラムを行う前に消去を必ず行わなければならない。

#### 2. トグルビット (DQ6)

もうひとつの消去およびプログラムサイクルの終了を検知する方法としてDQ6のトグルビットがある。消去またはプログラム動作中、DQ6には“0”データと“1”データが交互に連続して読出される(“0”と“1”の間をトグルングする)。消去およびプログラムサイクルが終了するとトグルングは停止し、通常のリードサイクルとなる。トグルビットは、消去またはプログラムサイクル中のいつでもモニタすることができる。図12に、トグルビットのタイミングダイアグラムを示す。

#### 3. 連続的な読出し

もうひとつの消去およびプログラムサイクルの終了を検知する方法としては同じアドレスをリードして2つの連続したデータの一致を見る方法がある。

### 製品識別

製品識別リードはデバイス名と製造者が三洋であることを確認するためのモードである。このモードはハードウェアおよびソフトウェア的な動作によりアクセスできる。ハードウェア的な動作は通常、LE28F4001AM, ATS, ARSの正しいアルゴリズムを認識するためのROMライターが用いられる。ユーザにはデバイスを認識するためにはソフトウェア的な動作を用いることを推奨する。“機能論理”にハードウェア動作の詳細を示す。製造者およびデバイスコードは同じ動作で実行される。

### デカップリングコンデンサ

フラッシュメモリを安定に動作させるために、 $V_{CC}$ - $V_{SS}$ 間に0.1 $\mu$ Fのセラミックコンデンサをデバイス毎に付加すること。

## 絶対最大定格

項目	記号	定格値	unit	注
電源電圧	V <sub>CC</sub>	-0.5~+6.0	V	1
入力端子電圧	V <sub>IN</sub>	-0.5~V <sub>CC</sub> +0.5	V	1, 2
DQ端子電圧	V <sub>DQ</sub>	-0.5~V <sub>CC</sub> +0.5	V	1, 2
A0端子電圧	V <sub>A0</sub>	-0.5~+14.0	V	1, 3
許容消費電力	Pd max	600	mW	1, 4
動作周囲温度	T <sub>opr</sub>	0~+70	°C	1
保存周囲温度	T <sub>stg</sub>	-65~+150	°C	1

注1) 絶対最大定格以上のストレスが印加された場合、破壊を起こす恐れがある。

2) パルス幅20ns未満の場合は-1.0V~V<sub>CC</sub>+1.0V

3) パルス幅20ns未満の場合は-1.0V~V<sub>CC</sub>+14.0V

4) T<sub>a</sub>=25°C

DC許容動作範囲 / T<sub>a</sub>=0~+70°C

項目	記号	min	typ	max	unit
電源電圧	V <sub>CC</sub>	4.5	5.0	5.5	V
入力「L」レベル電圧	V <sub>IL</sub>			0.8	V
入力「H」レベル電圧	V <sub>IH</sub>	2.0			V

DC電気的特性 / T<sub>a</sub>=0~+70°C, V<sub>CC</sub>=5V±10%

項目	記号	条件	min	typ	max	unit
リード時動作電流	I <sub>DDR</sub>	$\overline{CE} = \overline{OE} = V_{IL}, \overline{WE} = V_{IH}$ , 全てのDQは開放, アドレス入力=V <sub>IH</sub> /V <sub>IL</sub> , 動作周波数=1/t <sub>RC</sub> (min), V <sub>CC</sub> =V <sub>CC</sub> max			25	mA
ライト時動作電流	I <sub>DDW</sub>	$\overline{CE} = \overline{WE} = V_{IL}, \overline{OE} = V_{IH}, V_{CC} = V_{CC} \text{ max}$			40	mA
TTLスタンバイ電流	I <sub>SB1</sub>	$\overline{CE} = V_{IH}, V_{CC} = V_{CC} \text{ max}$			3	mA
CMOSスタンバイ電流	I <sub>SB2</sub>	$\overline{CE} = V_{CC} - 0.3V, V_{CC} = V_{CC} \text{ max}$			20	μA
入力リーク電流	I <sub>LI</sub>	V <sub>IN</sub> =V <sub>SS</sub> ~V <sub>CC</sub> , V <sub>CC</sub> =V <sub>CC</sub> max			10	μA
出力リーク電流	I <sub>LO</sub>	V <sub>IN</sub> =V <sub>SS</sub> ~V <sub>CC</sub> , V <sub>CC</sub> =V <sub>CC</sub> max			10	μA
出力「L」レベル電圧	V <sub>OL</sub>	I <sub>OL</sub> =2.1mA, V <sub>CC</sub> =V <sub>CC</sub> min			0.4	V
出力「H」レベル電圧	V <sub>OH</sub>	I <sub>OH</sub> =-400μA, V <sub>CC</sub> =V <sub>CC</sub> min	2.4			V

入出力容量 / T<sub>a</sub>=25°C, V<sub>CC</sub>=5V±10%, f=1MHz

項目	記号	条件	max	unit
入出力容量	C <sub>DQ</sub>	V <sub>DQ</sub> =0V	12	pF
入力容量	C <sub>IN</sub>	V <sub>IN</sub> =0V	6	pF

この項目は抜取り検査のみで、全数検査は行っていない。

## 電源投入タイミング

項目	記号	max	unit
電源投入からリード動作までの時間	t <sub>PU-READ</sub>	10	ms
電源投入からライト動作までの時間	t <sub>PU-WRITE</sub>	10	ms

# LE28F4001AM, ATS, ARS-15

AC電氣的特性 / Ta=0~+70°C, V<sub>CC</sub>=5V±10%

ACテスト条件 (図13参照)

入力立上り/立下り時間 ..... 10ns以下  
出力負荷 ..... 1TTLゲート+30pF

## リードサイクル


項目	記号	min	max	unit
リードサイクル時間	t <sub>RC</sub>	150		ns
$\overline{CE}$ アクセス時間	t <sub>CE</sub>		150	ns
アドレスアクセス時間	t <sub>AA</sub>		150	ns
$\overline{OE}$ アクセス時間	t <sub>OE</sub>		70	ns
$\overline{CE}$ からの出力低インピーダンス時間	t <sub>CLZ</sub>	0		ns
$\overline{OE}$ からの出力低インピーダンス時間	t <sub>OLZ</sub>	0		ns
$\overline{CE}$ からの出力高インピーダンス時間	t <sub>CHZ</sub>		40	ns
$\overline{OE}$ からの出力高インピーダンス時間	t <sub>OHZ</sub>		40	ns
アドレスからの出力有効時間	t <sub>OH</sub>	0		ns

## 消去/プログラミングサイクル

項目	記号	min	max	unit
セクター消去サイクル時間	t <sub>SE</sub>		4	ms
バイトプログラミングサイクル時間	t <sub>BP</sub>		35	μs
アドレスセットアップ時間	t <sub>PAS</sub>	0		ns
アドレスホールド時間	t <sub>PAH</sub>	50		ns
$\overline{CE}$ および $\overline{WE}$ セットアップ時間	t <sub>CS</sub>	0		ns
$\overline{CE}$ および $\overline{WE}$ ホールド時間	t <sub>CH</sub>	0		ns
$\overline{OE}$ セットアップ時間	t <sub>OES</sub>	10		ns
$\overline{OE}$ ホールド時間	t <sub>OEH</sub>	10		ns
$\overline{CE}$ パルス幅	t <sub>CP</sub>	80		ns
$\overline{WE}$ パルス幅	t <sub>WP</sub>	80		ns
$\overline{WE}$ 待機パルス幅	t <sub>WPH</sub>	50		ns
$\overline{CE}$ 待機パルス幅	t <sub>CPH</sub>	50		ns
データセットアップ時間	t <sub>DS</sub>	50		ns
データホールド時間	t <sub>DH</sub>	10		ns
リセットリカバリー時間	t <sub>RST</sub>		4	μs
プロテクト時の $\overline{CE}$ パルス幅	t <sub>PCP</sub>	100		ns
プロテクト時の $\overline{CE}$ ホールド時間	t <sub>PCH</sub>	150		ns
プロテクト時のアドレスセットアップ時間	t <sub>PAS</sub>	20		ns
プロテクト時のアドレスホールド時間	t <sub>PAH</sub>	100		ns


注: 全ての信号はセットアップおよびホールド時間中において有効な論理レベルを保たなければならない。

図1: セクター消去フローチャート




A08412

図2: バイトプログラムフローチャート




A08413

図3: リードサイクル




A08414

図4:  $\overline{WE}$ コントロールライトサイクル



A08415

図5:  $\overline{CE}$ コントロールライトサイクル



A08416

図6: セクター消去




図7: バイトプログラム




図8: リセット




図9：ソフトウェアデータアンプロテクトシーケンス




図9の説明

- (1) アドレスは $\overline{CE}$ ピンもしくは $\overline{OE}$ ピンの立上りエッジの早い方のタイミングで内部へラッチされる。
- (2)  $A_{18} \sim A_{16}$ は $V_{IH}$ または $V_{IL}$ 。
- (3) アドレスは16進表記である。

図10：ソフトウェアデータプロテクトシーケンス





図10の説明


- (1) アドレスは $\overline{CE}$ ピンもしくは $\overline{OE}$ ピンの立上りエッジの早い方のタイミングで内部へラッチされる。
- (2)  $A_{18} \sim A_{16}$ は $V_{IH}$ または $V_{IL}$ 。
- (3) アドレスは16進表記である。

図11：Dataボーリング (DQ7)



A08422

図12：トグルビット (DQ6)



A08423

注：このタイミングの規定は使用する動作モードによって異なり、 $t_{SE}$ 、 $t_{BP}$ のいずれかが適用される。

図13：AC入出力ファレンス波形



A08424

AC試験入力は“1”については $V_{OH}$  (2.4V)、“0”については $V_{OL}$  (0.4V)で駆動される。入出力の測定基準点は $V_{IH}$  (2.0V)、 $V_{IL}$  (0.8V)である。入力立上り/立下り時間 (10% ↔ 90%)は10ns以下である。

- この資料の情報(積層回路および回路定数を含む)は一例を示すもので、量産セットとしての設計を保証するものではありません。また、この資料は正確かつ信頼すべきものであると確信しておりますが、その使用にあたって第三者の工業所有権その他の権利の喪失に対する保証を行うものではありません。
- 本書記載の製品は、極めて高度の信頼性を要する用途(生命維持装置、航空機のコントロールシステム等、多大な人的・物的損害を及ぼす恐れのある用途)に対応する仕様にはなっておりません。そのような場合には、あらかじめ三洋電機販売窓口までご相談下さい。
- 本書記載の製品が、外国為替および外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、輸出する際に同法に基づく輸出許可が必要です。
- 弊社の承諾なしに、本書の一部または全部を、転載または複製することを禁止します。
- 本書に記載された内容は、製品改善および技術改良等により将来予告なしに変更することがあります。したがって、ご使用の際には、「納入仕様書」でご確認下さい。