

可提供评估板



3A、2MHz、降压型调节器，内置开关

MAX8643

概述

MAX8643是一款高效开关调节器，在 $0.6V$ 至 $(0.9 \times V_{IN})$ 输出范围内可提供最大3A的负载电流。器件工作电压为 $2.35V$ 至 $3.6V$ ，非常适合板上负载点和后续稳压应用。在整个负载、输入电压和温度变化范围内，器件输出电压误差低于 $\pm 1\%$ 。

MAX8643采用固定频率PWM工作模式，开关频率可通过外部电阻在 $500kHz$ 至 $2MHz$ 范围内设置。高工作频率允许全陶瓷电容设计，同时也允许采用小尺寸外部元件。

片内低导通电阻的nMOS开关保证在较重负载下提供高效率，并使电感值最小。相对于分立元件方案，该器件的布局要简单得多。简单的电路布局和引脚配置保证器件在新设计中的一次通过率。

MAX8643内部集成了宽带($> 14MHz$)电压误差放大器。电压模式控制结构和电压误差放大器允许使用III型补偿方案，使环路带宽最高可达到开关频率的20%。较宽的环路带宽能够保证快速瞬态响应，只需较小的输出电容，允许全陶瓷电容设计。

MAX8643提供两路三态逻辑输入，用于选择9种不同的预设输出电压。这些预设的输出电压为客户提供 $\pm 1\%$ 的输出电压精度，无需使用昂贵的 0.1% 精密电阻。另外，可以通过连接在反馈端的两个外部电阻，配合 $0.6V$ 的内部基准电压或者在REFIN输入端施加的外部基准电压，将输出电压设置在任何用户需要的数值。MAX8643利用外部电容编程软启动时间，以减少输入浪涌电流。MAX8643采用24引脚、 $4mm \times 4mm$ 薄型QFN无铅封装。

应用

POL

ASIC/CPU/DSP核以及I/O供电

DDR电源

基站电源

电信与网络供电电源

RAID控制电源

引脚配置在数据资料的最后给出。

特性

- ◆ 内置 $37m\Omega$ $R_{DS(ON)}$ MOSFET
- ◆ 3A连续电流输出
- ◆ 在整个负载、输入电压和温度范围内提供 $\pm 1\%$ 的输出精度
- ◆ 2.35V至3.6V工作电压
- ◆ 输出电压在 $0.6V$ 至 $(0.9 \times V_{IN})$ 之间可调
- ◆ 软启动抑制输入浪涌电流
- ◆ 500kHz至2MHz可调开关频率
- ◆ 能够使用陶瓷、聚合物以及电解输出电容
- ◆ VID选择输出电压：0.6、0.7、0.8、1.0、1.2、1.5、1.8、2.0和2.5V
- ◆ 完整的过流和过热保护
- ◆ 可吸收/源出电流，适用于DDR应用
- ◆ 24引脚、 $4mm \times 4mm$ 薄型QFN无铅封装


订购信息

PART	TEMP RANGE	PIN-PACKAGE	PKG CODE
MAX8643ETG+	-40°C to +85°C	24 Thin QFN-EP*	T2444-4

+表示无铅封装。

*EP = 裸焊盘。

典型工作电路



3A、2MHz、降压型调节器， 内置开关

ABSOLUTE MAXIMUM RATINGS

IN, V _{DD} , PWRGD to GND	-0.3V to +4.5V
COMP, FB, REFIN, OUT, CTL ₁ , EN, SS, FREQ to GND	-0.3V to (V _{DD} + 0.3V)
LX Current (Note 1)	-4A to +4A
BST to LX	-0.3V to +4V
PGND to GND	-0.3V to +0.3V

Continuous Power Dissipation (T _A = +70°C)	
24-Pin TQFN-EP (derated 27.8mW/°C above +70°C)	2222.2mW
Operating Temperature Range	-40°C to +85°C
Junction Temperature	+150°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (soldering, 10s)	+300°C

Note 1: LX has internal clamp diodes to GND and IN. Applications that forward bias these diodes should take care not to exceed the IC's package power dissipation limits.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(V_{IN} = V_{DD} = 3.3V, V_{FB} = 0.5V, T_A = -40°C to +85°C. Typical values are at T_A = +25°C, circuit of Figure 1, unless otherwise noted.) (Note 2)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
IN/V_{DD}					
IN and V _{DD} Voltage Range		2.35	3.60		V
IN Supply Current	f _S = 1MHz, no load (includes gate-drive current)	V _{IN} = 2.5V	4	4.6	mA
		V _{IN} = 3.3V	5.5		
V _{DD} Supply Current	f _S = 1MHz	V _{IN} = 2.5V	1.4	2.3	mA
		V _{IN} = 3.3V	2		
Total Shutdown Current from IN and V _{DD}	V _{IN} = V _{DD} = V _{BST} - V _{LX} = 3.6V, V _{EN} = 0V		13		µA
V _{DD} Undervoltage Lockout Threshold	LX starts/stops switching	V _{DD} rising	2	2.1	V
		V _{DD} falling	1.8	1.9	
		Deglitching	2		
BST					
BST Supply Current	V _{BST} = V _{DD} = V _{IN} = 3.6V, V _{LX} = 3.6V or 0V, V _{EN} = 0V	T _A = +25°C	5		µA
		T _A = +85°C	10		
PWM COMPARATOR					
PWM Comparator Propagation Delay	10mV overdrive		20		ns
COMP					
COMP Clamp Voltage, High	V _{IN} = 2.35V to 3.6V		2		V
COMP Slew Rate			1.4		V/µs
PWM Ramp Amplitude			1		V
COMP Shutdown Resistance	From COMP to GND, V _{EN} = V _{SS} = 0V		8		Ω
ERROR AMPLIFIER					
Preset Output-Voltage Accuracy	REFIN = SS	-1	Select from Table 1	+1	%
FB Regulation Accuracy Using External Resistors	CTL1 = CTL2 = GND	0.594	0.600	0.606	V
FB to OUT Resistor	All VID settings except CTL1 = CTL2 = GND	5	8	11	kΩ

3A、2MHz、降压型调节器， 内置开关

ELECTRICAL CHARACTERISTICS (continued)

($V_{IN} = V_{DD} = 3.3V$, $V_{FB} = 0.5V$, $T_A = -40^\circ C$ to $+85^\circ C$. Typical values are at $T_A = +25^\circ C$, circuit of Figure 1, unless otherwise noted.) (Note 2)

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
Open-Loop Voltage Gain	1k Ω from COMP to GND			115		dB
Error-Amplifier Unity-Gain Bandwidth	Parallel 10k Ω , 40pF from COMP to GND (Note 3)		14	26		MHz
Error-Amplifier Common-Mode Input Range	$V_{DD} = 2.35V$ to $2.6V$		0	$V_{DD} - 1.65$		V
	$V_{DD} = 2.6V$ to $3.6V$		0	$V_{DD} - 1.7$		
Error-Amplifier Minimum Output Current	$V_{COMP} = 1V$	Sourcing	1000			μA
		Sinking	-500			
FB Input Bias Current	$V_{FB} = 0.7V$, CTL1 = CTL2 =		$T_A = +25^\circ C$	-200	-40	nA
CTL_						
CTL_ Input Bias Current	$V_{CTL_} = 0V$			-7		μA
	$V_{CTL_} = V_{DD}$			+7		
High-Impedance Threshold	Rising			0.75		V
	Falling			$V_{DD} - 1.2V$		
Hysteresis	All VID transitions			50		mV
REFIN						
REFIN Input Bias Current	$V_{REFIN} = 0.6V$		$T_A = +25^\circ C$	-500	-100	nA
REFIN Common-Mode Range	$V_{DD} = 2.3V$ to $2.6V$			0	$V_{DD} - 1.65$	V
	$V_{DD} = 2.6V$ to $3.6V$			0	$V_{DD} - 1.7$	
REFIN Offset Voltage	CTL1 = CTL2 = GND, $T_A = +25^\circ C$			-3	+3	mV
LX (ALL PINS COMBINED)						
LX On-Resistance, High Side	$I_{LX} = -2A$	$V_{IN} = V_{BST} - V_{LX} = 2.5V$		39		$m\Omega$
		$V_{IN} = V_{BST} - V_{LX} = 3.3V$		37	58	
LX On-Resistance, Low Side	$I_{LX} = 2A$	$V_{IN} = 2.5V$		36		$m\Omega$
		$V_{IN} = 3.3V$		34	55	
LX Current-Limit Threshold	$V_{IN} = 2.5V$, high-side sourcing			4	5.5	A
LX Leakage Current	$V_{IN} = 3.6V$, $V_{EN} = V_{SS} = 0V$	$TA = +25^\circ C$	$V_{LX} = 0V$	-2		μA
			$V_{LX} = 3.6V$		+2	
		$TA = +85^\circ C$	$V_{LX} = 0V$	1		
			$V_{LX} = 3.6V$	1		
LX Switching Frequency	$V_{IN} = 2.5V$ to $3.3V$	$R_{FREQ} = 50k\Omega$		0.9	1	1.1
		$R_{FREQ} = 23.2k\Omega$		1.8	2.0	2.2
Frequency Range				500	2000	kHz
LX Minimum Off-Time	$V_{IN} = 2.5V$ to $3.3V$			40	75	ns
LX Maximum Duty Cycle	$R_{FREQ} = 50k\Omega$, $V_{IN} = 2.5V$ to $3.3V$			93	96	%
LX Minimum On-Time				80		ns
RMS LX Output Current				3		A

3A、2MHz、降压型调节器， 内置开关

ELECTRICAL CHARACTERISTICS (continued)

($V_{IN} = V_{DD} = 3.3V$, $V_{FB} = 0.5V$, $T_A = -40^\circ C$ to $+85^\circ C$. Typical values are at $T_A = +25^\circ C$, circuit of Figure 1, unless otherwise noted.) (Note 2)



PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
ENABLE					
EN Input Logic-Low, Falling		1.2	0.7		V
EN Input Logic-High, Rising		1.7	1.4		V
EN Hysteresis		200			mV
EN, Input Current	$V_{EN} = 0V$ or $3.6V$, $V_{DD} = 3.6V$	$T_A = +25^\circ C$	1		μA
		$T_A = +85^\circ C$	0.01		
SS					
SS Charging Current	$V_{SS} = 0.45V$	7	8	9	μA
SS Discharge Resistance		500			Ω
THERMAL SHUTDOWN					
Thermal-Shutdown Threshold		+165			$^\circ C$
Thermal-Shutdown Hysteresis		20			$^\circ C$
POWER-GOOD (PWRGD)					
Power-Good Threshold Voltage	V_{FB} falling, 3mV hysteresis	87	90	93	%
Power-Good Falling-Edge Deglitch		48			Clock cycles
PWRGD Output-Voltage Low	$I_{PWRGD} = 4mA$	0.03	0.15		V
PWRGD Leakage Current	$V_{DD} = V_{PWRGD} = 3.6V$, $V_{FB} = 0.9V$	0.01			μA
OVERTCURRENT LIMIT					
Current-Limit Startup Blanking		128			Clock cycles
Restart Time		1024			Clock cycles

Note 2: Specifications are 100% production tested at $T_A = +25^\circ C$. Limits over the operating temperature range are guaranteed by design and characterization.

Note 3: Guaranteed by design.

典型工作特性

(Typical values are at $V_{IN} = V_{DD} = 3.3V$, $V_{OUT} = 1.8V$, $R_{FREQ} = 50k\Omega$, $I_{OUT} = 3A$, and $T_A = +25^\circ C$, unless otherwise noted.)










3A、2MHz、降压型调节器， 内置开关

典型工作特性(续)

(Typical values are at $V_{IN} = V_{DD} = 3.3V$, $V_{OUT} = 1.8V$, $R_{FREQ} = 50k\Omega$, $I_{OUT} = 3A$, and $T_A = +25^\circ C$, unless otherwise noted.)








MAX8643



3A、2MHz、降压型调节器， 内置开关

典型工作特性(续)

(Typical values are at $V_{IN} = V_{DD} = 3.3V$, $V_{OUT} = 1.8V$, $R_{FREQ} = 50k\Omega$, $I_{OUT} = 3A$, and $T_A = +25^{\circ}C$, unless otherwise noted.)



3A、2MHz、降压型调节器， 内置开关


引脚说明

引脚	名称	功能
1, 7	GND	模拟地。
2	V _{DD}	电源和旁路输入。通过一个10Ω电阻连接V _{DD} 至IN。V _{DD} 至GND间连接一个1μF陶瓷电容。
3, 4	CTL1, CTL2	预设输出电压选择输入。CTL1和CTL2选择9种不同的预设输出电压。预设输出电压可参见表1。
5	REFIN	外部基准输入。连接REFIN至SS时，使用内部0.6V基准。连接REFIN至外部基准电压，调节FB使其稳定在REFIN电压。IC处于关断模式时，REFIN内部拉至GND。
6	SS	软启动输入。在SS和GND之间连接一个电容，以设置启动时间。有关设置软启动时间的详细信息，请参考软启动和REFIN部分。
8	COMP	电压误差放大器的输出。在COMP至FB之间连接必要的补偿网络。IC处于关断模式时，COMP内部拉至GND。
9	FB	反馈输入。将FB连接至输出和GND之间外部电阻分压器的中心抽头，输出电压可设置到0.6V至V _{IN} 的90%范围内。用CTL1和CTL2选择9种不同的预设输出电压时，在FB至输出之间连接RC网络。
10	OUT	输出电压检测。连接至输出。使用外部电阻分压器时，将OUT悬空。
11	FREQ	振荡器频率选择。在FREQ和GND之间连接一个电阻，用于选择开关频率。
12	PWRGD	电源就绪输出。当V _{FB} ≥ V _{REFIN} 的90%或0.6V时，开漏输出为高阻态。V _{FB} 低于其调节点的90%时，PWRGD内部拉至低电平。IC处于关断模式、V _{DD} 或V _{IN} 低于UVLO门限或者IC处于热关断模式时，PWRGD被内部拉低。
13	BST	高边MOSFET驱动器电源。采用一个0.1μF电容旁路BST至LX。
14, 15, 16	LX	电感连接。所有LX引脚均在内部连接在一起。连接所有LX引脚至输出电感。IC处于关断模式时，LX为高阻态。
17–20	PGND	功率地。从外部连接所有PGND引脚至功率地层。
21, 22, 23	IN	电源输入。输入电源范围为2.35V至3.6V。采用一个22μF陶瓷电容外部旁路至PGND。参见典型应用电路。
24	EN	使能输入。逻辑输入用于使能/禁止MAX8643。
—	EP	裸焊盘。连接至大面积接地层，以优化散热性能。

3A、2MHz、降压型调节器， 内置开关

MAX8643

方框图



3A、2MHz、降压型调节器， 内置开关

典型应用电路




图1. 1MHz, $V_{OUT} = 1.8V$ 时的全陶瓷电容设计

详细说明

MAX8643为高效率、电压模式开关调节器，具有3A的输出电流能力。MAX8643工作在2.35V至3.6V输入电源范围内，可以提供0.6V至(0.9 x V_{IN})输出电压，使其非常适合板上负载点应用。在整个负载、输入电压和温度变化范围内，器件输出电压精度优于±1%。

MAX8643具有宽的开关频率范围，可以实现全陶瓷电容设计以及快速瞬态响应。高开关频率允许采用小尺寸外部元件。MAX8643采用小型(4mm x 4mm)、无铅、24引脚薄型QFN封装。REFIN使MAX8643可理想用于DDR和跟踪电源。高边和低边开关采用内部低R_{DSON}(37mΩ) n沟道MOSFET，保持在重载和高开关频率下具有高效率。

MAX8643采用电压模式控制结构，带有宽带(> 14MHz)误差放大器。电压模式控制结构允许高达2MHz的开关频率，减小了电路板面积。电压误差运算放大器采用III型补偿方案，充分利用高开关频率的带宽，以获得快速瞬态响应。

可调节的软启动时间实现灵活设置，减小了输入启动浪涌电流。当V_{FB}达到V_{REFIN}的90%或等于0.54V时，电源就绪(PWRGD)开漏输出变为高电平。

控制器功能

控制器逻辑电路为中央处理器，用来决定不同输入电压、负载和温度条件下高边MOSFET的占空比。正常工作模式下，电流限制和温度保护未触发，控制器逻辑电路接收PWM比较器的输出，产生高边和低边MOSFET的驱动信号。先断后合逻辑和自举电容充电的时序受控于控制器逻辑电路。电压误差放大器产生的误差信号与振荡器产生的斜坡信号通过PWM比较器进行比较，由此产生所需的PWM信号。高边开关在振荡器周期的开始阶段导通，当斜坡电压超过V_{COMP}信号电压或者超出限流门限时关断。随后，在振荡器的剩余周期内，低边开关保持导通。

3A、2MHz、降压型调节器，内置开关

电流限制

内部高边MOSFET具有5.5A(典型值)峰值电流门限。当从LX流出的电流超出此门限时，高边MOSFET关闭，同时打开同步整流器。同步整流器一直保持开启状态，直到电感电流跌落至低边开关限流门限以下。这样将降低占空比并降低输出电压，直至不再超出电流门限。MAX8643采用打嗝模式来防止发生输出短路时芯片过热。

限流期间，如果V_{FB}低于420mV并且低于该电平的时间超过12μs，器件进入打嗝模式。高边MOSFET和同步整流器被关断，同时COMP和REFIN被内部拉低。如果REFIN和SS连接在一起，那么这两个引脚均被拉低。器件保持该状态1024个时钟周期，随后在128个时钟周期内尝试重启。如果导致限流的故障被清除，器件恢复正常工作模式。否则，器件再次进入打嗝模式。

软启动和REFIN

MAX8643利用可调节的软启动功能来限制启动过程中的浪涌电流。8μA(典型值)电流源对连接在SS的外部电容进行充电。软启动时间由连接在SS至GND之间的外部电容值来调节。所需的电容值由下式决定：

$$C = \frac{8\mu A \times t_{SS}}{0.6V}$$

其中，t_{SS}为所需的软启动时间，单位为秒。MAX8643还可以外接基准输入(REFIN)。IC调节FB，使其稳定在REFIN电压上。采用外部基准时，内部软启动无效。图2所示为采用外部基准时，使用软启动的方法。连接REFIN至SS，以使用内部0.6V基准。

欠压锁定(UVLO)

若V_{DD}降低至2V(典型值)以下时，UVLO电路将禁止开关动作。一旦V_{DD}上升至2V(典型值)以上，UVLO将解除，并再次开始软启动过程。内置100mV滞回，用于抑制脉冲干扰。




图2. 采用外部基准时，典型的软启动实现方法

BST

高边、n沟道开关的栅极驱动电压由飞电容升压电路产生。当低边MOSFET导通时，连接在BST引脚和LX引脚之间的电容由V_{IN}电源充电。当低边MOSFET关断，将飞电容上的电压叠加到LX端电压，为内部高边MOSFET提供必需的导通电压。

频率选择(FREQ)

开关频率可由一个电阻在500kHz至2MHz范围内进行编程设定。利用连接在FREQ和GND之间的电阻(R_{FREQ})，来设置IC的开关频率。R_{FREQ}计算方式如下：

$$R_{FREQ} = \frac{50k\Omega}{0.95\mu s} \times \left(\frac{1}{f_S} - 0.05\mu s \right)$$

其中，f_S为所期望的开关频率，单位为Hz。

电源就绪输出(PWRGD)

PWRGD为开漏输出，当V_{FB}超过0.9×V_{REFIN}时变为高阻态。当V_{FB}低于其稳定电压的90%并且持续至少48个时钟周期时，PWRGD拉至低电平。关断模式下，PWRGD为低电平。

输出电压编程(CTL1、CTL2)

如表1所示，输出电压是由CTL1和CTL2的逻辑状态引脚编程设定的。CTL1和CTL2为三态电平输入：V_{DD}、悬空和GND。CTL1和CTL2的逻辑状态必须在上电之前完成编程设定。一旦器件被使能，不要改变CTL1和CTL2。如果需要对输出电压进行重新编程，则需重新启动电源或EN，并在再次使能前完成重新编程。

表1. CTL1和CTL2输出电压选择

CTL1	CTL2	V _{OUT} (V)
GND	GND	0.6
V _{DD}	V _{DD}	0.7
GND	Unconnected	0.8
GND	V _{DD}	1.0
Unconnected	GND	1.2
Unconnected	Unconnected	1.5
Unconnected	V _{DD}	1.8
V _{DD}	GND	2.0
V _{DD}	Unconnected	2.5

3A、2MHz、降压型调节器，内置开关

关断模式

驱动EN至GND，以关断IC，此时静态电流将降至 $12\mu A$ 以下。关断期间，LX为高阻态。驱动EN至高电平，使能MAX8643。

热保护

热过载保护功能限制器件的总功耗。当结温超过 $T_J = +165^\circ C$ 时，温度传感器强制器件进入关断状态，以降低管芯温度。当结温下降 $20^\circ C$ 以后，温度传感器将再次启动器件，在连续过载条件下间歇输出。热关断过程结束后，将重新开始软启动过程。

应用信息

V_{IN} 和 V_{DD} 去耦

为减少由于高开关频率导致的噪声，并使MAX8643输出精度最大化，在 V_{IN} 和PGND之间连接一个 $22\mu F$ 的电容对 V_{IN} 进行去耦。同时，在 V_{DD} 和GND之间连接一个 $1\mu F$ 的电容对 V_{DD} 进行去耦。将这些电容尽可能靠近IC放置。

电感选择

按照下面的公式来选择电感：

$$L = \frac{V_{OUT} \times (V_{IN} - V_{OUT})}{f_S \times V_{IN} \times LIR \times I_{OUT(MAX)}}$$

其中，LIR为最小占空比下电感纹波电流与满负载电流的比值。要得到最佳的性能和稳定性，选择LIR使其介于20%至40%。

在给定的尺寸下，选择直流电阻尽可能小的电感。考虑到性能，通常粉状铁氧体磁芯电感是最佳选择。不论采用何种磁芯，磁芯必须足够大以保证在MAX8643的电流限制下不饱和。

输出电容选择

选择输出电容的关键参数为电容值、ESR、ESL和额定电压等。这些参数影响DC-DC转换器的整体稳定性、输出纹波电压和瞬态响应。输出纹波是由于存储在输出电容

中的电荷变化、电容ESR上的压降以及ESL上的压降产生的。计算由于输出电容、ESR和ESL引起的输出电压纹波：

$$V_{RIPPLE} = V_{RIPPLE(C)} + V_{RIPPLE(ESR)} + V_{RIPPLE(ESL)}$$

其中，由于输出电容、ESR和ESL引起的输出纹波分别为：

$$V_{RIPPLE(C)} = \frac{I_{P-P}}{8 \times C_{OUT} \times f_S}$$

$$V_{RIPPLE(ESR)} = I_{P-P} \times ESR$$

$$V_{RIPPLE(ESL)} = \frac{I_{P-P}}{t_{ON}} \times ESL$$

$$V_{RIPPLE(ESL)} = \frac{I_{P-P}}{t_{OFF}} \times ESL$$

或其中最大的一项。

峰值电感电流(I_{P-P})如下：

$$I_{P-P} = \frac{V_{IN} - V_{OUT}}{f_S \times L} \times \frac{V_{OUT}}{V_{IN}}$$

利用这些公式来选择初始电容值，但最终的取值要通过对样板或评估板的测试来决定。通常，纹波电流越小得到的输出电压纹波也越小。由于电感值是决定电感纹波电流的因素之一，所以采用较大的电感值将降低输出电压纹波。采用陶瓷电容，在转换器开关频率下获得较低的ESR和ESL。采用陶瓷电容时，由于ESL所引起的纹波电压可以忽略不计。

负载瞬态响应依赖于所选择的输出电容。在负载瞬态响应期间，输出瞬间变化量为 $ESR \times \Delta I_{LOAD}$ 。在控制器作出反应之前，输出偏差将进一步扩大，其大小取决于电感和输出电容值。随后，控制器立即作出响应，调节输出电压至预设的电压值。控制器响应时间取决于闭环带宽。更高的带宽具有更快的响应时间，避免电压过多偏离稳压值。详细内容参见补偿设计部分。

3A、2MHz、降压型调节器，内置开关

输入电容选择

输入电容有助于降低来自输入电源的电流峰值，减少IC中的开关噪声。总输入电容必须等于或大于下列等式给出的值，以保持输入纹波电压在指标范围内，并且使反馈至输入电源的高频纹波电流最小：

$$C_{IN_MIN} = \frac{D \times t_S \times I_{OUT}}{V_{IN_RIPPLE}}$$

其中， V_{IN_RIPPLE} 为输入电容所允许的最大输入纹波电压，建议该值低于最小输入电压的2%。D为占空比(V_{OUT} / V_{IN})， t_S 为开关周期($1/f_S$)。

在开关频率下的输入电容阻抗应小于输入电源的阻抗，以保证高频开关电流不通过输入源，而是经由输入电容旁路掉。高阻抗电源需要更大的输入电容。输入电容必须满足开关电流所引起的纹波电流的要求。RMS输入纹波电流由下式决定：

$$I_{RIPPLE} = I_{LOAD} \times \sqrt{\frac{V_{OUT} \times (V_{IN} - V_{OUT})}{V_{IN}}}$$

其中， I_{RIPPLE} 为输入RMS纹波电流。

补偿设计

电源传输函数由双极点和一个零点组成。双极点由输出滤波器电感L和输出滤波电容 C_O 产生。输出滤波电容的ESR决定零点。双极点和零点频率由下式给出：

$$f_{P1_LC} = f_{P2_LC} = \frac{1}{2\pi \times \sqrt{L \times C_O \times \left(\frac{R_O + ESR}{R_O + R_L} \right)}}$$

$$f_{Z_ESR} = \frac{1}{2\pi \times ESR \times C_O}$$

其中， R_L 为输出电感的DCR和内部开关电阻 R_{DSON} 的总和。 R_{DSON} 的典型值为37mΩ。 R_O 为输出负载电阻，其值等于额定输出电压除以额定输出电流。ESR为输出滤波电容的总等效串联电阻。如果有多个同一型号的输出电容并联，上式中ESR等于单个输出电容的ESR除以输出电容的数目。

MAX8643高开关频率允许采用陶瓷输出电容。由于陶瓷电容的ESR通常很低，对应传输函数零点的频率高于单位增益转折频率 f_C ，并且该零点不能补偿由滤波电感和输出电容产生的双极点。双极点产生一个40dB/十倍频程的增益衰减和一个180°/十倍频程的相移。误差放大器必须补偿该增益衰减和相移，以获得一个稳定的宽带闭环系统。因此，采用图3和图4中所示的III型补偿网络。III型补偿具有三个极点和两个零点，其中第一个极点 f_{P1_EA} 处于零频(DC)。III型补偿的其它极点和零点位置由下式给出：

$$f_{Z1_EA} = \frac{1}{2\pi \times R1 \times C1}$$




图3. III型补偿网络

3A、2MHz、降压型调节器，内置开关




图4. III型补偿示例

$$f_{Z2_EA} = \frac{1}{2\pi \times R3 \times C3}$$

$$f_{P3_EA} = \frac{1}{2\pi \times R1 \times C2}$$

$$f_{P2_EA} = \frac{1}{2\pi \times R2 \times C3}$$

上述方程基于 $C1 >> C2$ 和 $R3 >> R2$ 的假设，该假设在多数应用中成立。这些极点和零点的位置由电源传输函数的双极点和ESR零点的频率决定。它还是所期望的闭环带宽的函数。下面内容概述了计算MAX8643补偿元件的详细步骤。当MAX8643输出电压被设置为预设电压时，R3为IC内部电阻，R4不存在(图3b)。

在对MAX8643进行外部编程设置时(图3a)，输出电压由下式决定：

$$R4 = \frac{0.6 \times R3}{(V_{OUT} - 0.6)}$$

闭环的过零频率 f_C 应在开关频率 f_S 的10%至20%之间。较高的过零频率可以得到更快的瞬态响应。一旦 f_C 选定，C1根据下列方程进行计算：

$$C1 = \frac{1.5625 V_N}{2 \times \pi \times R3 \times (1 + \frac{R_L}{R_O}) \times f_C}$$

由于输出LC双极点的欠阻尼特性，将III型补偿的两个零点频率设置为低于LC双极点频率，以便提供足够的相位超前补偿。将两个零点频率设置在LC双极点频率的80%，可以得到：

$$R1 = \frac{1}{0.8 \times C1} \times \sqrt{\frac{L \times C_O \times (R_O + ESR)}{R_L + R_O}}$$

$$C3 = \frac{1}{0.8 \times R3} \times \sqrt{\frac{L \times C_O \times (R_O + ESR)}{R_L + R_O}}$$

将第二个补偿极点 f_{P2_EA} 设置到 f_{Z_ESR} ，可得到：

$$R2 = \frac{C_O \times ESR}{C3}$$

将第三个补偿极点设置到开关频率的1/2，以获得一些相位裕量。按照下式来计算C2：

$$C2 = \frac{1}{\pi \times R1 \times f_S \times 2}$$

当过零频率明显高于双极点频率时，上述方程可提供精确的补偿。当过零频率近似等于双极点频率时，实际的过零频率要高于计算得出的频率值。在这种情况下，降低R1的电阻值可减小过零频率。此外，如果过零频率大于200kHz时，将III型补偿的第三个极点设置在靠近开关频率处，以增加相位裕量。R3的推荐值为2kΩ至10kΩ。注意，如果只改变R4阻值来设置不同输出，环路补偿保持不变。


3A、2MHz、降压型调节器， 内置开关

PCB布局考虑和热特性

精细的PCB布局对获得低噪、稳定的工作状态非常重要。推荐参照MAX8643评估板的布局来获得最佳性能。为达到极佳的PCB布局，须遵循下列规则：

- 1) 将输入和输出电容连接至功率地；将所有其它电容连接至信号地。
- 2) 将V_{DD}、V_{IN}和SS上的电容尽可能地靠近IC放置，并且其相应的引脚采用直接走线。保持功率地(连接至PGND)和信号地(连接至GND)独立。
- 3) 尽可能地保持短且宽的大电流路径。缩短开关电流路径，并尽可能地缩小由LX、输出电容和输入电容形成的回路。
- 4) 将IN、LX和PGND分别连接至一个较大的敷铜面，以帮助IC散热，进一步提高效率和长期可靠性。
- 5) 确保所有的反馈连接短而直接，反馈电阻和补偿元件应尽可能靠近IC放置。
- 6) 高频开关节点的走线(如LX)应该远离敏感的模拟区域(FB、COMP)。

引脚配置




芯片信息

PROCESS: BiCMOS

3A、2MHz、降压型调节器， 内置开关

封装信息

(本数据资料提供的封装图可能不是最近的规格, 如需最近的封装外形信息, 请查询 www.maxim-ic.com.cn/packages.)



MAX8643

3A、2MHz、降压型调节器， 内置开关

封装信息(续)

(本数据资料提供的封装图可能不是最近的规格, 如需最近的封装外形信息, 请查询 www.maxim-ic.com.cn/packages.)

COMMON DIMENSIONS												EXPOSED PAD VARIATIONS										
PKG.	12L 4x4			16L 4x4			20L 4x4			24L 4x4			28L 4x4			PKG. CODES	D2			E2		
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.		MIN.	NOM.	MAX.	MIN.	NOM.	MAX.									
A	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	T1244-3	1.95	2.10	2.25	1.95	2.10	2.25
A1	0.0	0.02	0.05	0.0	0.02	0.05	0.0	0.02	0.05	0.0	0.02	0.05	0.0	0.02	0.05	T1244-4	1.95	2.10	2.25	1.95	2.10	2.25
A2	0.20 REF			0.20 REF			T1644-3	1.95	2.10	2.25	1.95	2.10	2.25									
b	0.25	0.30	0.35	0.25	0.30	0.35	0.20	0.25	0.30	0.18	0.23	0.30	0.15	0.20	0.25	T1644-4	1.95	2.10	2.25	1.95	2.10	2.25
D	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	T2044-2	1.95	2.10	2.25	1.95	2.10	2.25
E	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	T2044-3	1.95	2.10	2.25	1.95	2.10	2.25
e	0.80 BSC.			0.65 BSC.			0.50 BSC.			0.50 BSC.			0.40 BSC.			T2444-2	1.95	2.10	2.25	1.95	2.10	2.25
k	0.25	-	-	0.25	-	-	0.25	-	-	0.25	-	-	0.25	-	-	T2444-3	2.45	2.60	2.63	2.45	2.60	2.63
L	0.45	0.55	0.65	0.45	0.55	0.65	0.45	0.55	0.65	0.30	0.40	0.50	0.30	0.40	0.50	T2444-4	2.45	2.60	2.63	2.45	2.60	2.63
N	12			16			20			24			28			T2844-1	2.50	2.60	2.70	2.50	2.60	2.70
ND	3			4			5			6			7									
NE	3			4			5			6			7									
Jedec Var.	WGGB			WGBC			WGGD-1			WGGD-2			WGGE									

NOTES:

1. DIMENSIONING & TOLERANCING CONFORM TO ASME Y14.5M-1994.
2. ALL DIMENSIONS ARE IN MILLIMETERS. ANGLES ARE IN DEGREES.
3. N IS THE TOTAL NUMBER OF TERMINALS.
4. THE TERMINAL #1 IDENTIFIER AND TERMINAL NUMBERING CONVENTION SHALL CONFORM TO JESD 95-1 SPP-012. DETAILS OF TERMINAL #1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE ZONE INDICATED. THE TERMINAL #1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE.
5. DIMENSION b APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.25mm AND 0.30mm FROM TERMINAL TIP.
6. ND AND NE REFER TO THE NUMBER OF TERMINALS ON EACH D AND E SIDE RESPECTIVELY.
7. DEPOPULATION IS POSSIBLE IN A SYMMETRICAL FASHION.
8. COPLANARITY APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.
9. DRAWING CONFORMS TO JEDEC MO220, EXCEPT FOR T2444-3, T2444-4 AND T2844-1.
10. MARKING IS FOR PACKAGE ORIENTATION REFERENCE ONLY.
11. COPLANARITY SHALL NOT EXCEED 0.08mm.
12. WARPAGE SHALL NOT EXCEED 0.10mm.
13. LEAD CENTERLINES TO BE AT TRUE POSITION AS DEFINED BY BASIC DIMENSION "e", ±0.05.
14. NUMBER OF LEADS SHOWN ARE FOR REFERENCE ONLY.
15. ALL DIMENSIONS ARE THE SAME FOR LEADED (-) & PbFREE (+) PACKAGE CODES.

-DRAWING NOT TO SCALE-



修订历史

Rev 2中的修改页：1、4、5、6、13–16。

Rev 3中的修改页：1、2、4、8、13、15、16。

Maxim北京办事处

北京 8328信箱 邮政编码 100083

免费电话：800 810 0310

电话：010-6211 5199

传真：010-6211 5299

Maxim不对Maxim产品以外的任何电路使用负责, 也不提供其专利许可。Maxim保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。